[디지털 시스템 회로 설계] 디코더, 인코더, 멀티플렉서, 디멀티플렉서

10진 가산기

• 직접 10진수계로 산술연산을 하는 컴퓨터나 계산기는 2진 코드 형태로 10진수를 표현한다.

• 이러한 컴퓨터에서 가산기는 코드화된 10진수를 입력 받아 코드화된 10진수를 출력한다.

• 예) BCD 코드에 대한 10진 가산기

2진 곱셈기

• 2bit x 2bit = 4bit(max)

• (K비트) x (J비트)

(K x J)개의 AND 게이트, (J-1)개의 K비트 가산기 필요

크기 비교기

• xi=1. i번째 비트에 있는 짝이 같을 때에만

• (A=B)=x3x2x1x0

• (A>B)=A3B3′+x3A2B2′+x3x2A1B1′+x3x2x1A0B0′

• (A<B)=A3′B3+x3A2′B2+x3x2A1′B1+x3x2x1A0′B0

디코더

n개 입력의 2진 정보를  최대 2ⁿ개의 출력으로 변환할 수 있는 조합회로

출력의 개수는 2ⁿ개 보다 적을 수도 있음.

 

디코더의 궁극적인 목적

n개의 입력 변수에 대한 2ⁿ개의 최소항을 생성하는 것

 

예시 ) 3-to-8 라인 디코더

3-to-8 라인 디코더

예시 ) Enable 입력을 갖는 2-to-4 라인 디코더

- 신호 E로써 회로의 동작을 조절

- 보수화된 출력과 보수 Enable 입력으로 동작하는 예

예시 ) Enable 입력을 갖는 4-to-16 라인 디코더 (2개의 3-to-8 디코더 이용)

- Enable 입력을 갖는 디코더는 더 큰 디코더로 확장 가능

- w 값에 따라 E가 1이면 모든 and로 1이 들어가 활성화, E가 0이면 모든 and로 0이 들어가 비활성화 되는 디코더

- Enable 입력을 갖는 3-to-8 디코더 (2-to-4 디코더를 2개 사용)

- Enable 입력을 갖는 4-to-16 디코더 (2-to-4 디코더를 5개 사용)

어떠한 조합 논리 회로라도 라인 디코더와 OR게이트로써 구현 가능

예시 ) 덧셈기(가산기)

인코더

디코더의 반대 기능 수행

2ⁿ 개의 입력값에 대해 n개의 출력을 생성

 

예시 ) 8-to-2진 인코더

우선순위 인코더

- 동시에 둘 이상의 입력값이 1인 경우 문제 발생

- 회로에 우선 순위를 부여

멀티플렉서 (MUX)

- 많은 입력라인 중에서 하나의 2진 정보를 선택해서 그 정보를 출력선으로 보내는 조합회로

- 선택은 선택라인에 의해서 제어됨

- 2ⁿ 개의 입력라인에는 n개의 선택라인이 필요

- 블록도표

 

• 멀티플랙서를 3 상태 게이트로 구성할 수 있다.

• 3상태 게이트

• 3가지 상태를 나타내는 디지털 회로

• 논리1, 논리0, 높은 임피던스 세가지 상태 소유

• 높은 임피던스 상태는 개방회로처럼 동작

- 개방회로

 -: 연결이 끊어진 것 처럼 보임

 -: 회로가 논리적으로 의미 없음.

• 일반적으로 버퍼 게이트(buffer gate)로 가장 널리 사용됨.

 

예시 ) 4-to-1 라인 멀티플렉서

예시 ) 8-to-1 라인 멀티플렉서

예시 ) 4중 2-to-1 라인 멀티플렉서

 

N개의 변수를 갖는 Boolean 함수 구현법

• 진리표 작성

• 처음 N-1개의 변수들이 멀티플랙서의 선택입력에 인가됨.

• N-1개의 변수들의 각 조합에 대하여 출력을 구함.

• 출력은 마지막 변수의 함수

• 즉 출력은 다음 중 하나

0

1

마지막 변수

마지막 변수의 보수

 

예시 ) F = xy+yz' + x'y'z 멀티플렉서

예시 ) F = x + (y+zx')

예시 ) F = A + B + C'D'

3상태 게이트를 갖는 멀티플렉서

예시 ) 2-to-1 라인 멀티플렉서

예시 ) 4-to-1 라인 멀티플렉서

 

추가

디멀티플렉서 (DEMUX)

디멀티플렉서 = Enable 입력을 가진 디코더

• 신호선에서 정보를 받아 2^n개의 출력선 중 하나에 정보를 보내는 회로

• 특정한 출력을 선택하는 것은  n개의 선택선(selection line)들의 비트 조합으로 제어 할 수 있음.

• Enable 입력을 가진 디코더를 디코더/디멀티플렉서라고 할 수 있음.

• 예) 1-to-4 라인 디 멀티플랙서

 

FPGA (Field Programmable Gate Array)
- 이미 설계된  하드웨어 를  반도체 로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하기 위해 제작하는 중간 개발물 형태의  집적 회로 (IC). 
- 반도체 제조업자 측에서 보면 양산되어 일반적 용도로 사용되므로 범용 IC의 범주에 속하고, 
- 사용자 측에서 보면 사용자 요구에 맞게  프로그래밍 하여 사용할 수 있으므로  주문형 반도체 (ASIC) 범주에 속한다. 
- 비메모리 반도체의 일종으로, 회로 변경이 불가능한 일반 반도체와 달리 여러 번 회로를 다시 새겨 넣을 수 있는 반도체다. 
- 오류 발생시 수정이 가능하고 개발시간이 짧으며 초기 개발비용이 적게 든다. 그러나 일반적으로 속도가 느리고 복잡한 설계에 적용이 불가하며 소비전력이 크다는 단점이 있다.

 

 

 

자료참조 - Digital Design 6th Morris Mano