컴퓨터공학 💻/디지털 시스템 회로 설계
-
레지스터와 카운터 레지스터 - 플립플롭의 집합체. - 2진 정보 저장이 가능한 셀들의 집합. - 플립플롭에 덧붙여 어떤 연산을 수행하는 조합회로를 포함할 수 있음. - 플립플롭과 그들의 상태전이에 영향을 주는 회로의 집합으로 구성 카운터 - 입력펄스가 가해짐에 따라 미리 정해진 순서대로 상태를 전이하는 레지스터 - 레지스터의 특수한 형태라고도 볼 수 있음. 레지스터 D-플립플롭들과 하나의 공통된 클럭 펄스 입력으로 구성된 레지스터 Clock=1 입력 정보 저장(상승 전이) Clock=0 변화없음 Clear=0 비동기적으로 모든 레지스터를 0으로 모두 클리어 병렬로드를 갖는 레지스터 병렬 로드 : 레지스터의 모든 비트가 하나의 클럭 펄스에서 동시에 로드됨. Clock=1 입력 정보 로딩(상승 전이) Clo..
[디지털 시스템 회로 설계] 레지스터와 카운터레지스터와 카운터 레지스터 - 플립플롭의 집합체. - 2진 정보 저장이 가능한 셀들의 집합. - 플립플롭에 덧붙여 어떤 연산을 수행하는 조합회로를 포함할 수 있음. - 플립플롭과 그들의 상태전이에 영향을 주는 회로의 집합으로 구성 카운터 - 입력펄스가 가해짐에 따라 미리 정해진 순서대로 상태를 전이하는 레지스터 - 레지스터의 특수한 형태라고도 볼 수 있음. 레지스터 D-플립플롭들과 하나의 공통된 클럭 펄스 입력으로 구성된 레지스터 Clock=1 입력 정보 저장(상승 전이) Clock=0 변화없음 Clear=0 비동기적으로 모든 레지스터를 0으로 모두 클리어 병렬로드를 갖는 레지스터 병렬 로드 : 레지스터의 모든 비트가 하나의 클럭 펄스에서 동시에 로드됨. Clock=1 입력 정보 로딩(상승 전이) Clo..
2021.12.19 -
모듈화와 인터페이스 소프트웨어 설계 - 소프트웨어 해결책을 위한 문제 해결과 계획 과정 - 요구사항에 대한 구현 방법을 명시하는 것 소프트웨어 설계 원칙 추상화 (Abstraction) - 복잡한 세부사항을 배제하고 본질적인 부분만 추출함 - 종류 : 기능 추상화, 자료 추상화, 제어 추상화 모듈화 (Modularization) 정제 (Refinement) - 하향식 방법으로 프로그램 구조를 단순 기능으로 혹은 상세 설명으로 구체화 구조화 (Structured) - 구성 요소와 그들간의 상호작용방식 정의 - 종류 : 계층구조 (단계적 분해, 분할 정복),네트워크 구조, 관계형 구조, ER 구조 등 정보은닉 (Information Hiding) - 모듈 내부의 정보와 구현을 숨기고, 인터페이스로만 접근 가..
[디지털 시스템 회로 설계] 모듈화와 인터페이스모듈화와 인터페이스 소프트웨어 설계 - 소프트웨어 해결책을 위한 문제 해결과 계획 과정 - 요구사항에 대한 구현 방법을 명시하는 것 소프트웨어 설계 원칙 추상화 (Abstraction) - 복잡한 세부사항을 배제하고 본질적인 부분만 추출함 - 종류 : 기능 추상화, 자료 추상화, 제어 추상화 모듈화 (Modularization) 정제 (Refinement) - 하향식 방법으로 프로그램 구조를 단순 기능으로 혹은 상세 설명으로 구체화 구조화 (Structured) - 구성 요소와 그들간의 상호작용방식 정의 - 종류 : 계층구조 (단계적 분해, 분할 정복),네트워크 구조, 관계형 구조, ER 구조 등 정보은닉 (Information Hiding) - 모듈 내부의 정보와 구현을 숨기고, 인터페이스로만 접근 가..
2021.12.18 -
D플립플롭 입력값 D가 바로 다음 상태가 되는 플립플롭 특성식: 플립플롭의 논리 특성을 대수학적으로 표현 D 플립플롭 Q(t+1)=D D플립플롭 회로 분석 입력식 == 상태식 A(t+1)=Ax + Bx B(t+1)=A'x 출력식 y=(B+A)x' 상태표 예) 현재상태가 0, 1이고 입력 1인경우 -> 다음상태가 1, 1 출력은 0 상태도표 [예제1] 다음 D플립플롭의 회로를 분석하시오. [예제2] 다음 D플립플롭의 회로를 분석하시오. D플립플롭 회로 설계 [예제1] D플립플롭을 이용하여 순차 검출기 설계하기 1. 상태도표 더보기 2. 상태표 3. 입력식과 출력식 4. 회로도 [예제2] D플립플롭을 이용하여 3신호(도, 레, 미) 반복기 설계 더보기 [예제3] D플립플롭을 이용하여 7-segment 0~5..
[디지털 시스템 회로 설계] D플립플롭 회로의 분석 및 설계D플립플롭 입력값 D가 바로 다음 상태가 되는 플립플롭 특성식: 플립플롭의 논리 특성을 대수학적으로 표현 D 플립플롭 Q(t+1)=D D플립플롭 회로 분석 입력식 == 상태식 A(t+1)=Ax + Bx B(t+1)=A'x 출력식 y=(B+A)x' 상태표 예) 현재상태가 0, 1이고 입력 1인경우 -> 다음상태가 1, 1 출력은 0 상태도표 [예제1] 다음 D플립플롭의 회로를 분석하시오. [예제2] 다음 D플립플롭의 회로를 분석하시오. D플립플롭 회로 설계 [예제1] D플립플롭을 이용하여 순차 검출기 설계하기 1. 상태도표 더보기 2. 상태표 3. 입력식과 출력식 4. 회로도 [예제2] D플립플롭을 이용하여 3신호(도, 레, 미) 반복기 설계 더보기 [예제3] D플립플롭을 이용하여 7-segment 0~5..
2021.12.16 -
JK플립플롭 세가지 동작을 수행 세트(J), 리세트(K), 보수화(J=K=1) D = JQ′+K′Q 특성식: 플립플롭의 논리 특성을 대수학적으로 표현 JK 플립플롭 Q(t+1)=JQ’+K’Q JK플립플롭 회로 분석 입력식 J_A = B K_A = Bx' J_B = x' K_B = A'x + Ax' 특성식 Q(t+1)= JQ′+K′Q 상태식 ( 특성식으로부터 유도, J와 K에 입력식 J_A, J_B, K_A, K_B 대입 and Q에 상태 A, B 대입) A(t+1) = J_AA' + K_A'A B(t+1) = J_BB' + K_B'B 출력식 [예제1] 1) 입력식을 구한다 J_A = x K_A = A 2) 상태식을 구한다 (특성식을 이용하여) A(t+1) = JQ′+K′Q = xA' + A'A = xA'..
[디지털 시스템 회로 설계] JK플립플롭 회로의 분석 및 설계JK플립플롭 세가지 동작을 수행 세트(J), 리세트(K), 보수화(J=K=1) D = JQ′+K′Q 특성식: 플립플롭의 논리 특성을 대수학적으로 표현 JK 플립플롭 Q(t+1)=JQ’+K’Q JK플립플롭 회로 분석 입력식 J_A = B K_A = Bx' J_B = x' K_B = A'x + Ax' 특성식 Q(t+1)= JQ′+K′Q 상태식 ( 특성식으로부터 유도, J와 K에 입력식 J_A, J_B, K_A, K_B 대입 and Q에 상태 A, B 대입) A(t+1) = J_AA' + K_A'A B(t+1) = J_BB' + K_B'B 출력식 [예제1] 1) 입력식을 구한다 J_A = x K_A = A 2) 상태식을 구한다 (특성식을 이용하여) A(t+1) = JQ′+K′Q = xA' + A'A = xA'..
2021.12.16 -
T플립플롭 입력값 T와 현재 상태 값을 XOR한 값이 다음 상태가 됨. (입력값이 바로 다음 상태가 되는 D플립플롭가 차별점) D = TQ' + T'Q 어떤 입력값이든 0과 XOR하면 입력값의 변화 없음. 어떤 입력값이든 1과 XOR하면 입력값이 보수화됨. 즉, T플립플롭은 Toggle기능을 수행함. 특성식: 플립플롭의 논리 특성을 대수학적으로 표현 T 플립플롭 Q(t+1)=TQ’+T’Q T플립플롭 회로 분석 입력식 T_A=Bx, T_B=x 특성식 Q(t+1)= TQ′+T′Q 상태식 ( 특성식으로부터 유도, T에 입력식 T_A, T_B 대입 and Q에 상태 A, B 대입) A(t+1)=T_AA′+T_A′A B(t+1)=T_BB′+T_B′B 출력식 y=AB [예제1] 다음 D플립플롭 회로를 T플립플롭으로..
[디지털 시스템 회로 설계] T플립플롭 회로의 분석 및 설계T플립플롭 입력값 T와 현재 상태 값을 XOR한 값이 다음 상태가 됨. (입력값이 바로 다음 상태가 되는 D플립플롭가 차별점) D = TQ' + T'Q 어떤 입력값이든 0과 XOR하면 입력값의 변화 없음. 어떤 입력값이든 1과 XOR하면 입력값이 보수화됨. 즉, T플립플롭은 Toggle기능을 수행함. 특성식: 플립플롭의 논리 특성을 대수학적으로 표현 T 플립플롭 Q(t+1)=TQ’+T’Q T플립플롭 회로 분석 입력식 T_A=Bx, T_B=x 특성식 Q(t+1)= TQ′+T′Q 상태식 ( 특성식으로부터 유도, T에 입력식 T_A, T_B 대입 and Q에 상태 A, B 대입) A(t+1)=T_AA′+T_A′A B(t+1)=T_BB′+T_B′B 출력식 y=AB [예제1] 다음 D플립플롭 회로를 T플립플롭으로..
2021.12.16 -
순차 논리회로 - 출력은 입력과 순차회로의 현재 상태에 관한 함수 - 현재 상태는 기억소자에 의해 주어짐 순차 회로의 두 유형 - 동기식(syncronous) : 규정된 각 시점에서의 입력신호만 이용하여 출력 결정 - 비동기식(asyncronous) : 모든 시점에서의 입력신호에 대해 출력 결정, 입력 신호가 변하는 순간에 출력도 변함 클럭 펄스 - 동기식 순차회로에서 동기화를 이루는 규정된 시점을 알려주는 신호 클럭에 동기화된 순차회로 (Clocked sequential circuit) - 저장요소의 입력으로 클럭 신호를 사용하여 동기화를 맞추는 순차회로 플립플롭 (flip-flops) - 클럭형 순차회로에 쓰이는 저장소자 - 한 비트의 정보를 저장할 능력을 갖는 2진 저장소자 - 여러 비트를 저장하려..
[디지털 시스템 회로 설계] 순차논리회로 분석 및 설계순차 논리회로 - 출력은 입력과 순차회로의 현재 상태에 관한 함수 - 현재 상태는 기억소자에 의해 주어짐 순차 회로의 두 유형 - 동기식(syncronous) : 규정된 각 시점에서의 입력신호만 이용하여 출력 결정 - 비동기식(asyncronous) : 모든 시점에서의 입력신호에 대해 출력 결정, 입력 신호가 변하는 순간에 출력도 변함 클럭 펄스 - 동기식 순차회로에서 동기화를 이루는 규정된 시점을 알려주는 신호 클럭에 동기화된 순차회로 (Clocked sequential circuit) - 저장요소의 입력으로 클럭 신호를 사용하여 동기화를 맞추는 순차회로 플립플롭 (flip-flops) - 클럭형 순차회로에 쓰이는 저장소자 - 한 비트의 정보를 저장할 능력을 갖는 2진 저장소자 - 여러 비트를 저장하려..
2021.11.05