[디지털 시스템 회로 설계] D플립플롭 회로의 분석 및 설계

D플립플롭

입력값 D가 바로 다음 상태가 되는 플립플롭

특성식: 플립플롭의 논리 특성을 대수학적으로 표현

D 플립플롭

Q(t+1)=D

 

D플립플롭 회로 분석

입력식 == 상태식

A(t+1)=Ax + Bx

B(t+1)=A'x

출력식

y=(B+A)x'

상태표

예) 현재상태가 0, 1이고 입력 1인경우 -> 다음상태가 1, 1 출력은 0

상태도표

[예제1] 다음 D플립플롭의 회로를 분석하시오.

클럭 회로 생략

[예제2] 다음 D플립플롭의 회로를 분석하시오.

클럭 회로 생략

D플립플롭 회로 설계

[예제1] D플립플롭을 이용하여 순차 검출기 설계하기

1. 상태도표

1이 3개 이상 들어온 상태부터 1을 출력

2. 상태표

3. 입력식과 출력식

4. 회로도

[예제2] D플립플롭을 이용하여 3신호(도, 레, 미) 반복기 설계

[예제3] D플립플롭을 이용하여 7-segment 0~5 반복기 설계

[예제4] D플립플롭을 이용하여 주파수 6배 감소기 설계

clk가 현재 생략되어 있다

Clock를 1Hz로 주면 6초마다 출력을 내어줍니다. 그래서 이 회로는 1Hz 를 1/6 Hz로 변환하는 주파수 변환기입니다.
Clock를 1000Hz로 주면 6/1000초마다 출력을 내어줍니다.  그래서 이 회로는 1000Hz 를 1000/6 Hz=166.7Hz로 변환하는 주파수 변환기이기도 합니다. 

[예제5] 다음 악보의 첫 두마디를 설계하고자 할 때 상태 수와 출력 수 구하기

첫 마디(송 아 - 지)의 상태 수 : 8

솔(2), 아-(2), 지(4)

출력 수 : 2(솔, 라)

두 마디(송 아 - 지)의 상태 수 : 8,

송(2), 아-(2), 지(2), 쉼표(2)

출력 수 : 2(미, 파)

 

첫 마디와 두 마디의 상태 수 : 16, 출력 수 : 4 (솔, 라, 미, 파)

 

 

 

자료참조 - Digital Design 6th Morris Mano