논리회로설계
-
논리회로 (logic circuit) 조합회로(combinational circuit) - Boole 함수의 집합을 논리적으로 구현하는 동작을 수행 - 출력이 입력값에 따라 결정됨 순차회로(sequential circuit) - 출력이 저장된 값과 입력 값에 따라 달라짐. - 출력 값이 현재 입력 값 뿐만 아니라 이전 입력값에 따라 달라짐. - 회로의 동작을 입력 값과 저장된 값의 시간순서로 정의할 수 있음. 조합회로 조합회로 • 출력값이 현재의 입력값에 의해 결정됨 • 입력변수와 논리 게이트, 출력 변수들로 구성됨 n개의 입력변수에 대해 2^n개의 2진 입력조합이 가능 각 입력조합에 대하여 하나의 출력 출력 변수 하나를 Boole 함수로 표현할 수 있음. 디지털 시스템을 설계하는데 자주 사용되는 조합회..
[디지털 시스템 회로 설계] 논리 회로 - 조합 회로논리회로 (logic circuit) 조합회로(combinational circuit) - Boole 함수의 집합을 논리적으로 구현하는 동작을 수행 - 출력이 입력값에 따라 결정됨 순차회로(sequential circuit) - 출력이 저장된 값과 입력 값에 따라 달라짐. - 출력 값이 현재 입력 값 뿐만 아니라 이전 입력값에 따라 달라짐. - 회로의 동작을 입력 값과 저장된 값의 시간순서로 정의할 수 있음. 조합회로 조합회로 • 출력값이 현재의 입력값에 의해 결정됨 • 입력변수와 논리 게이트, 출력 변수들로 구성됨 n개의 입력변수에 대해 2^n개의 2진 입력조합이 가능 각 입력조합에 대하여 하나의 출력 출력 변수 하나를 Boole 함수로 표현할 수 있음. 디지털 시스템을 설계하는데 자주 사용되는 조합회..
2021.10.18 -
NAND 게이트, NOR 게이트 구현, Exclusive-OR 함수 디지털 회로는 AND나 OR 게이트보다는 대개 NAND와 NOR 게이트를 이용하여 구현됨. NAND와 NOR 게이트는 회로적으로 구성되기 쉽기 때문에 모든 IC 디지털 논리 회로군의 기본 게이트로 사용됨. AND, OR, NOT으로 주어지는 Boole 함수를 등가의 NAND와 NOR로 구성된 논리 도표로 변환할 수 있는 법칙과 과정 개발됨 NAND 회로 NAND 게이트로 된 Boole 함수의 구현을 위해서는 곱의 합 형태로 만들어야 함. 다중 레벨 AND-OR 논리 도표를 NAND 논리 도표로 변환 - 모든 AND 게이트를 AND-invert로 바꾼다. - 모든 OR 게이트를 invert-OR로 바꾼다. - 논리 도표의 모든 버블을 검사..
[디지털 시스템 회로 설계] NAND 게이트, NOR 게이트 구현, Exclusive-OR 함수NAND 게이트, NOR 게이트 구현, Exclusive-OR 함수 디지털 회로는 AND나 OR 게이트보다는 대개 NAND와 NOR 게이트를 이용하여 구현됨. NAND와 NOR 게이트는 회로적으로 구성되기 쉽기 때문에 모든 IC 디지털 논리 회로군의 기본 게이트로 사용됨. AND, OR, NOT으로 주어지는 Boole 함수를 등가의 NAND와 NOR로 구성된 논리 도표로 변환할 수 있는 법칙과 과정 개발됨 NAND 회로 NAND 게이트로 된 Boole 함수의 구현을 위해서는 곱의 합 형태로 만들어야 함. 다중 레벨 AND-OR 논리 도표를 NAND 논리 도표로 변환 - 모든 AND 게이트를 AND-invert로 바꾼다. - 모든 OR 게이트를 invert-OR로 바꾼다. - 논리 도표의 모든 버블을 검사..
2021.10.16 -
디지털 논리 게이트와 게이트 레벨 최소화(카르노맵) 디지털 논리 게이트 다중 입력으로의 확장 2진 연산에서 교환법칙과 결합법칙이 성립하면 게이트는 다중 입력으로 확장 가능. OR 연산, and 연산, exclusive-OR 연산 x + y = y + x (x+y)+z=x+(y+z)= x+y+z NAND와 NOR연산자는 결합법칙이 성립하지 않음. (x↓y)↓z≠x↓(y↓z) (x↓y)↓z= [(x+y)'+z]' = (x+y)z'= xz' + yz' x↓(y↓z)= [x+(y+z)'] ' = x'(y+z)= x'y + x'z x↓y↓z= (x+y+z)' x↑y↑z= (xyz)' 양논리와 음논리 2진 신호는 전이하는 동안을 제외하고는 2개의 값 중 하나를 가지며, 한 신호의 값은 1을 다른 것은 0을 나타냄...
[디지털 시스템 회로 설계] 디지털 논리게이트와 게이트 레벨 최소화(카르노맵)디지털 논리 게이트와 게이트 레벨 최소화(카르노맵) 디지털 논리 게이트 다중 입력으로의 확장 2진 연산에서 교환법칙과 결합법칙이 성립하면 게이트는 다중 입력으로 확장 가능. OR 연산, and 연산, exclusive-OR 연산 x + y = y + x (x+y)+z=x+(y+z)= x+y+z NAND와 NOR연산자는 결합법칙이 성립하지 않음. (x↓y)↓z≠x↓(y↓z) (x↓y)↓z= [(x+y)'+z]' = (x+y)z'= xz' + yz' x↓(y↓z)= [x+(y+z)'] ' = x'(y+z)= x'y + x'z x↓y↓z= (x+y+z)' x↑y↑z= (xyz)' 양논리와 음논리 2진 신호는 전이하는 동안을 제외하고는 2개의 값 중 하나를 가지며, 한 신호의 값은 1을 다른 것은 0을 나타냄...
2021.10.03 -
[디지털 시스템 회로 설계] 디지털 시스템과 이진 시스템 디지털 시스템 (Digital System) 이진 형태로 나타나는 정보의 이산적 요소(discrete element)를 처리하는 시스템이다. > 정보의 이산적 요소는 신호 (signal)라고 불리는 물리적 양에 의해 결정된다. > 신호: 전압, 전류 같은 전기적 신호 디지털 시스템은 디지털 모듈을 서로 연결하여 구성한다. > 여러 종류의 디지털 모듈의 동작을 이해하기 위해서는 디지털 논리 회로에 대한 지식이 필요하다. 기수 변환 2진수 -> 10진수 11010.11(2) 1×2^4 + 1×2^3 + 0×2^2 + 1×2^1 + 0×2^0 + 1×2^-1 + 1×2^-2 = 26.75(10) 10진수 -> 2진수 41 41 / 2 .. 1 20 / ..
[디지털 시스템 회로 설계] 디지털 시스템과 이진 시스템[디지털 시스템 회로 설계] 디지털 시스템과 이진 시스템 디지털 시스템 (Digital System) 이진 형태로 나타나는 정보의 이산적 요소(discrete element)를 처리하는 시스템이다. > 정보의 이산적 요소는 신호 (signal)라고 불리는 물리적 양에 의해 결정된다. > 신호: 전압, 전류 같은 전기적 신호 디지털 시스템은 디지털 모듈을 서로 연결하여 구성한다. > 여러 종류의 디지털 모듈의 동작을 이해하기 위해서는 디지털 논리 회로에 대한 지식이 필요하다. 기수 변환 2진수 -> 10진수 11010.11(2) 1×2^4 + 1×2^3 + 0×2^2 + 1×2^1 + 0×2^0 + 1×2^-1 + 1×2^-2 = 26.75(10) 10진수 -> 2진수 41 41 / 2 .. 1 20 / ..
2021.09.08